ASIC是專用集成電路（Application Specific Integrated Circuit），也就是說如果我們為特定應用設計集成電路，則稱為ASIC。但是，存儲器、微處理器等不稱為ASIC。

以下描述ASIC的類型：

1. Full-Custom ASIC（全定制）：對于這種類型的ASIC，設計的每個部分都是從頭開始的。設計師沒有使用預先做好門，并且手動完成芯片的布局。

2. Standard Cell ASIC（基于標準單元）：設計人員使用預先設計的邏輯單元，例如AND，NOR等。這些門稱為標準單元。Standard Cell ASIC的優點是設計人員通過使用預先設計和測試的標準單元庫，節省時間，金錢，同時也降低風險。

每個標準單元是使用全定制的設計方法，可以單獨優化。

在設計芯片時，需要考慮以下目標：

1.速度（Speed）

2.面積（Area）

3.功耗（Power）

4.上市時間（Time to Market）

要設計ASIC，需要對CMOS工藝有一個很好的理解。接下來將介紹CMOS工藝：

1.1 CMOS工藝

在目前的十年中，設計的芯片是由CMOS工藝制成的。CMOS是互補金屬氧化物半導體（Complementary Metal Oxide  Semiconductor ）。它是由NMOS和PMOS組成的。 為了更好地理解CMOS，我們首先需要了解MOSFET晶體管。

1.2 MOS晶體管

MOSFET代表金屬氧化物半導體場效應晶體管（Metal Oxide Semiconductor field effect transistor）。 MOS晶體管是電壓受控器件，是大規模集成電路設計中的基本單元。

下面是MOS晶體管的相關理論圖示。

CMOS工藝由NMOS和CMOS晶體管組成，用來構成高密度復雜的大規模集成電路，用于信號處理。 CMOS工藝具有低功耗，高工作時鐘頻率以及易于實現等特性。在數字IC中，可以將MOSFET晶體管視為簡單的開關。

CMOS反相器只需要一個PMOS和一個NMOS晶體管。NMOS晶體管的輸入為接地開關。輸入邏輯為“1”時，導通，輸出負載電容放電，輸出驅動為邏輯“0”。 PMOS晶體管的輸入為電源開關。輸入邏輯為“0”時，導通，輸出負載電容充電，輸出驅動為邏輯“1”。

邏輯門的輸出負載電容包括：本征電容和外部電容（走線、扇出）。

PMOS晶體管的電荷載流子是“空穴”，NMOS的電荷載流子是電子。 由于電子的遷移率是“空穴”的兩倍，導致輸出上升和下降時間不同。 為了使它們相同，PMOS的W / L約為NMOS晶體管的兩倍。 這樣，PMOS和NMOS才能有相同的“驅動強度”（drive strength）。 在標準單元庫中，晶體管的長度“L”始終是恒定的。 寬度“W”值必須根據每個門的不同驅動強度更改。

1.3 CMOS集成電路的功耗

CMOS集成電路的功耗主要來源是：

1.動態開關功耗：由于電路負載電容的充放電

->給定頻率f，功耗為：負載電容* Vdd * Vdd * f

2.短路功耗

3.泄露功耗

1.4 CMOS傳輸門

PMOS和NMOS晶體管并聯連接形成傳輸門。 傳輸門將輸入值傳輸到輸出端。

時序器件

在CMOS中，存儲邏輯值的元件（通過具有反饋回路）被稱為時序器件。 時序器件的最簡單示例是兩個反相器背靠背連接。 有兩種類型的基本時序器件，它們是：

1、鎖存器（Latch）：當兩個反相器背靠背連接，并且連接到一個具有控制輸入的傳輸門輸出時，形成鎖存器。 當控制輸入是邏輯“1”時，傳輸門導通，傳遞輸入'D'給輸出。 當控制輸入是邏輯“0”時，傳輸門關閉，輸出保持。

2、觸發器（Flip-Flop）：觸發器由兩個串聯的鎖存器構成。第一個鎖存器稱為主鎖存器（Master latch），第二個鎖存器稱為從鎖存器（slave latch）。在這種情況下，傳輸門的輸入稱為時鐘（clock）。反相時鐘被送到從鎖存器的傳輸門輸入。

當時鐘輸入為高電平時，主鎖存器的傳輸門導通，輸入“D”被連接的2個反相。另外，由于時鐘反相， 從鎖存器的傳輸門是關閉的，輸出Q保持先前的值。

當時鐘輸入為低電平時，觸發器的從鎖存器的傳輸門導通并且輸出Q更新為主鎖存器存儲值。此時，輸出Q與主鎖存器輸入的變化無關。

由于觸發器中的主鎖存器鎖存的數據發生在時鐘的上升沿，這種類型的觸發器稱為正邊沿觸發器。如果鎖存發生在時鐘的負邊沿，則觸發器被稱為負邊沿觸發器。